PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-260517

(43) Date of publication of application: 17.10.1989

(51)Int.CI.

G06F 1/04 G06F 15/06

(21)Application number : 63-090512

(71)Applicant: NEC CORP

(22)Date of filing:

12.04.1988


(72)Inventor: YOSHIZAWA KAZUTOSHI

(54) MICROCOMPUTER

(57)Abstract:

PURPOSE: To reduce mean power consumption as a whole by switching the operating clock of a CPU automatically at the time of generating an interruption processing based on information set in advance corresponding to an interruption factor when interruption is generated.

CONSTITUTION: When an interruption signal is inputted to an interruption controller 6, the content of a CPU clock designation register 7 is saved in a RAM10 via an internal bus 9. Also, by outputting a register selection signal to represent which interruption of the interruption signals (aWd) by the interruption controller 6, a register selector 13 selects register output corresponding to an interruption correspondence clock designation register



12, and outputs it to the CPU clock designation register 7. In such a way, since a clock source is switched to a specific clock source out of plural clock sources corresponding to the interruption factor when the interruption is generated it is supplied to the CPU as a CPU clock, it is possible to change operating speed corresponding to a targeted processing, thereby, to reduce the mean power consumption as a whole.

LEGAL STATUS

[Date of request for examination]

Searching PAJ Page 2 of 2

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公開特許公報(A) 平1-260517

fint. Cl. 4

識別記号

3 2 0

庁内整理番号

❸公開 平成1年(1989)10月17日

G 06 F 1/04

15/06

7459-5B P-7343-5B

審査請求 未請求 請求項の数 1 (全6頁)

60発明の名称

マイクロコンピユータ

郊特 顧 昭63-90512

②出 頭 昭63(1988)4月12日

伽発 明 者 吉

吉 澤 和 俊

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

10代理人 弁理士内原 晋

明 細 曹

1. 発明の名称

マイクロコンピュータ

2. 特許請求の範囲

マイクロコンピュータにおいて、複数のクロックソースと、内部又は外部割込が発生した場合に割込要因に応じて前記複数のクロックソースの中から特定のクロックソースに切換えてCPUクロックとしてCPUへ供給する選択切換手段を具備することを特徴とするマイクロコンピュータ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はマイクロコンピュータに関し、特に CPUのクロックソース信号として複数のクロッ ク信号から選択可能なマイクロコンピュータに関 する。

〔従来の技術〕

マイクロコンピュータは民生分野、産業分野ののおい、これの野で応用されているが、これではよりマイクロコンピュータに要求さまな分野で応用コントに生態もされてクロコンに生態もなった性においても、では多種である。一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは、一方のでは

これらの速度や電力といった問題はマイクロコンピュータの動作クロックに依存するもので、処理内容に応じて動作クロックを変更できることは 重要である。

ここで、従来のマイクロコンピュータでは発掘

回路の信号や外部からの入力クロックをそのまま、 あるいは分間して動作クロックを発生しており、 通常は発掘回路に接続する発掘子の周波数を変え るか、外部入力クロックの周波数を変えない限り 動作速度を変えることはできず、処理内容に応じ て速度を変えることは不可能である。

一方、近年では日本電気製マイクロコンピュータルPD7519のようCPUの動作速度を切替える為のモードレジスタを内蔵し、発掘回路出力あるいは外部入力クロックを分周する分周回路の異なる分周段出力の中から1つの分周出力を命令操作により選択してCPUの動作クロックを変更できるマイクロコンピュータも登場している。

[発明が解決しようとする課題]

前者の場合は動作速度の切替ができないため、マイクロコンピュータのさまざまな処理内容のうち、最も高速動作を要する処理が目的通り達成できるような発振周波数あるいは外部入力クロック周波数を設定せざるをえず、それ故、動作電源電圧範囲が5V付近に限定されるため、マイクロコ

- 3 -

の中から特定のクロックソースに切換えてCPU クロックとしてCPUへ供給する選択切換手段を 有している。

〔実施例〕

次に本発明について図面を参照して説明する。 第1図は本発明の第1の奥施例を示す図で、 14ビットのプログラムカウンタ1と、前記プロ グラムカウンタ 1 でアクセスされる 1 6 K byte のプログラムメモリ (以下ROMと呼ぶ) 2と、 ROM 2 から読み出された命令を解読して各種制 御信号を発生する命令デコーダ3と、マイクロコ ンピュータ全体のクロックソースを供給する発掘 回路4と、前記発振回路出力を分周し、4種類の 分周クロックを出力する分周回路 5 と、内部又は 外部割込発生時の割込信号 a ~割込信号 d の入力 に基き割込動作を制御する割込コントローラ 6 と、 CPU動作クロックを指定するための2ビット構 成のCPUクロック指定レジスタ1と、CPUク ロック指定レジスタ7の内容に基合前配分周向路 5の4種類の出力クロックのうち1つを選択して

ンピュータの応用範囲が狭くなるという欠点があ り、また全体の平均消費電力が大きくなるという 欠点がある。

[課題を解決するための手段]

本発明のマイクロコンピュータは、複数のクロックソースと、内部又は外部割込が発生した場合に割込要因に応じて前記複数のクロックソース

- 4 -

第1図には図示していない CPUの各部に対し CPUクロックを供給するクロックセレクタ Bと、 内部バス 9と、処理されるデータを記憶するデー タメモリ(以下ROMと呼ぶ) 10及び割込み発 生時及び割込みからの復帰時にプログラムカウン タ1及びCPUクロック指定レジスタ 7の内容を RAM10に退避復帰する際のデータポインタと なるスタックポインタ 11とから構成される。

クロックセレクタ 8 は、CPUクロック指定レジスタ 7 の出力が 0 0 のとき $f_*/16$, 0 1 のとき $f_*/8$, 1 0 のとき $f_*/4$, 1 1 のとき $f_*/2$ を選択する。

第2図は、ROM2の一部領域に割当てられている割込ベクターテーブルの内容を説明するための図である。前配割込信号a~割込信号はに対応して割込ベクターテーブルa~割込ベクターテーブルはがあり、それぞれ2バイト構成となっており、0010H~0017H(Hは16進数表現を示す)のアドレスが割付けられている。各割込ベクターテーブルの内容は、2バイト即ち16

ビットのうち14ビットを各割込み処理のスタートアドレスとして割当て、残り2ピットをCPU クロック指定ビットとして割当てる。従って4種 類のCPUクロックを指定することができる。

次に第1図及び第2図により更に詳しく説明す る。マイクロコンピュータの初期状態、即ちり セット信号入力時はCPUクロック指定レジスタ はりセット信号により00にクリアされ、最も遅 いクロック f. / 1 6 を選択してCPUクロックと して出力する。例えば発振回路出力 f . が 4 MH z 1./16のクロックにもとずき動作しているとき に、割込みが発生して割込信号aとして割込コン トローラ6に入力されると、割込コントローラ 6 からの信号によりCPUクロック指定レジスタ7 の現在の内容がスタックポインタ11でアドレッ シングROM10内に内部バス9を介して退避さ れる。この時、プログラムカウンタ1の内容も RAM10に退避される。更に割込コントローラ 6は割込信号aに対応した割込ベクターアドレス

-7-

バス 9 を介してプログラムカウンタ1 に復帰する とともに旧CPUクロック指定レジスタ内容が CPUクロックレジスタ7に内部バス 9 を介して 復帰し、割込前のクロックソース倡号がCPUク ロックとして供給される。

翻込信号 b~dが発生して、対応する割込処理を実行する場合にも割込信号 a の場合と同様に各割込ベクターテーブル内にあらかじめROMデータとして普込んでおいたクロック指定レジスタ 7 に転送され、これに基き分周回路 5 の出力のうち 1 つをクロックセレクタ 7 で選択して CP U クロックとして供給する。 従って各割込処理は割込べクターデーブルで指定した CP U クロックによる動作を変更で動作し、割込からの復帰命令実行後には割込み前の CP U クロックに復帰して動作することになる。

尚、本実施例では割込みベクターテーブルに格納するCPUクロック指定ピットを2ビットとしているがこれに限定されないことはもちろんであ

を発生し、内部バス9を介してプログラムカウン タ1に転送する。プログラムカウンタ1により割 込ベクターテーブルαがアドレッシングされると 割込aスタートアドレス14ピットが内部バス9 に、クロック指定2ビットCLll, CLl Oの 内容がCPUクロック指定レジスタ?にそれぞれ 転送され、割込aスタートアドレスはプログラム カウンタ1に取込まれ、クロック指定2ビットは CPUクロック指定レジスタ7に取込まれ、割込 コントローラからの信号によりレジスタ内容をク ロックセレクタ 8に出力する。CPUクロック指 定レジスタ7の内容が今11とすると、クロック セレクタ8は分周回路5の出力のうち∫ェ/2を 選択しCPUクロックとして出力する。以降、 CPUは割込aスタートアドレスから割込信号 à に対応した割込処理ルーチンを、クロックセレク タ 8 で選択したCPUクロックに基き動作する。 前記割込信号aに対応した割込処理ルーチンの最 後で割込復帰命令を実行すると、RAM10から 退避していた旧プログラムカウンタの内容が内訳

- 8 -

る。 CPUクロックの種類及びプログラムメモリのワード長に応じて決定すれば良い。 また、 分周 回路 5 は必ずしも必要でなく、発掘周波数の異なる 2 系統の発掘回路を内蔵し、それらの出力を選択するようなマイコンにも適用できる。

更に、リセット入力用の割込みベクターテープ ルを内蔵してリセット後の動作速度を自動的に設 定するようにもできる。

実施例1はROMに記憶する値によりクロックソース信号を選択していたが、同じ割込信号であってもその時の動作状態に応じて処理速度を変えたい場合がある。このような動作が可能な第2の実施例を第3四に示して以下説明する。

第1図と同番号で示した部分は同一機能を有するので説明は省略する。ROM2は第1実施例と同じであるが、第2図の割込ベクターテーブルa~dに相当する領域にはCPUクロック指定情報は含まず16ビット全てをプログラムアドレス情報としている。割込対応クロック指定レジスタ12は、割込信号a~dに対応して#1~#4の

各2ビットレジスタより構成され、内部バス9を 介して命令操作によりそれぞれ割込信号 a ~ d に 対応したCPUクロックを指定するための情報を 費込むことができる。

割込コントローラ6に割込信号1が入力されると第1実施例と同様に割込コントローラ6からの信号により現在のCPUクロック指定レジスタでの内容が内部バス9を介してRAM10に退避へての内容が内部バス9を介してRAM10に退避へはのとの割込かを示すレジスタ週択信号を出力する。ではよりレジスタ12の対応するレジスタ12の対応するとによりレジスタ12の対応するとによりレジスタ1に出力ではないの復帰命令実行時は第1束施例と同様にRAM10から旧CPUクロック指定レジスタ内容が復帰する。

(発明の効果)

以上説明したように、本発明は、割込みが発生 した場合に、割込要因に対応してあらかじめ設定 しておいた情報に基き割込処理時のCPUの動作

-11-

……スタックポインタ、12……割込対応クロッ ク指定レジスタ、13……レジスタセレクタ。

代理人 弁理士 内 原 晋


クロックを自動的に切替えることにより、各割込処理時の動作スピードを容易に、しかもリアルタイムに設定できる。特に遅い動作スピードで動作中に高速処理を要する割込が発生した場合にもの命により動作スピードを変更するのに比べリアルタイムに変更できるため、目的の処理に応じて動作スピードを変えることができ、マイクロコンピュータ全体の平均消費電力を低減するという効果もある。


4. 図面の簡単な説明


第1図は本発明の第1の実施例のプロック図、 第2図はプログラムメモリ中の割込みベクター テーブルを示す図、第3図は第2の実施例のブ ロック図である。

1……プログラムカウンタ、2……プログラムメモリ、3……命令デコーダ、4……発振回路、5……分周回路、6……割込コントローラ、7……CPUクロック指定レジスタ、8……クロックセレクク、9……内部バス、10……RAM、11

-12-







. . . .